(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-63277

(43)公開日 平成9年(1997)3月7日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ	技術表示箇所
G11C	11/41			G11C 11/34	w
	11/413				3 3 5 Z
	11/401				3 6 2 C

審査請求 有 請求項の数11 書面 (全 17 頁)

(21)出願番号	特願平7-355049 平成7年(1995)12月28日	(71) 出願人	591024111 現代電子産業株式会社 大韓民国京畿道利川市夫鉢邑牙美里山136 -1
(31)優先権主張番号 (32)優先日 (33)優先権主張国	94-40567 1994年12月31日 韓国(KR)	(72)発明者 (74)代理人	金 ▲ジャン▼筆 大韓民国京畿道利川郡夫鉢邑牙美里山136 -1現代電子産業株式会社内 弁理士 長谷川 芳樹 (外3名)

(54) 【発明の名称】 半導体記憶索子の自動モード選択回路

(57)【要約】 (修正有)

【課題】LVTTL(Low Voltage Transistor Transistor Logic)及び高速I/Oインタフェースのモードをチップ内で自動的に選択できるようにし、回路面積を減少して動作速度を向上する。

【解決手段】外部基準電圧を供給する基準電圧バッド、内部基準電位発生回路、パワーオン瞬間を感知して一定時間の間、パルスを生成するパワー オン検出手段、パワー オン検出手段からの信号に応じ基準電圧バッド及び前記内部基準電圧発生機をスイッチィングするためのスイッチィング手段、基準電圧バッドとスイッチィング手段の間に接続され基準電圧を検出するための基準電圧検出手段、並びにスイッチィング手段が一時的にオフされる時、基準電圧検出手段からの出力電圧と内部基準電圧を比較増幅するための比較手段を備え、比較手段からの出力電圧をラッチングして出力端子で出力する。

1

【特許請求の範囲】

【請求項1】 LVTTL及び高速1/Oインタフェース モードを自動的に選択するための半導体メモリ素子の自動モード選択回路において、

外部基準電圧を供給する基準電圧パッドと、

内部基準電位発生回路と、

パワー オン瞬間を感知して一定時間の間、パルスを生成するパワー オン検出手段と、

前記パワー オン検出手段からの信号に応じ、前記基準 電圧パッドと前記内部基準電圧発生機をスイッチィング 10 するためのスイッチィング手段と前記基準電圧パッドと 前記スイッチィング手段の間に接続され、基準電圧(V ref)を検出するための基準電圧検出手段と、

前記スイッチィング手段が一時的にオフされる時、前記 基準電圧検出手段からの出力電圧と内部基準電圧を比較 増幅するための比較手段と、

前記比較手段からの出力電圧をラッチィング(latching)し、出力端子で出力するためのラッチ手段とを含むことを特徴とする自動モード選択回路。

【請求項2】 前記基準電位検出手段が基準電位(Vrof)を検出する場合には高速 I/Oインタフェースを選択し、電源電位又は接地電位(Vss)を検出する場合にはLVTTLを選択することを特徴とする請求項1記載の自動モード選択回路。

【請求項3】前記パワー オン検出手段は、

モード レジスト セット信号が入力されるインバータと、

前記インバータを介して出力される信号と、パワーアップ信号を入力されパワー オン検出信号を出力するためのラッチ手段と、

前記ラッチ手段からのパワー オン検出信号を遅延させ、スイッチィング信号を出力するための遅延手段とを含むことを特徴とする請求項1記載の自動モード選択回路。

【請求項4】 前記スイッチィング手段は、

前記基準電圧パッドと内部基準電位発生手段の間に接続され、前記パワー オン検出器からのスイッチィング信号により前記基準電圧パッドからの電位と、内部基準電位発生手段からの電位をスイッチィングする伝達トランジスタを含むことを特徴とする請求項1記載の自動モー 40ド選択回路。

【請求項5】 前記基準電圧検出手段は、

前記基準電圧パッド及び基準電圧発生手段が連結される ノードと電源電圧の間に連結され、前記スイッチィング 手段と前記パワー オン検出手段からの信号により制御 されるPMOSトランジスタとを含むことを特徴とする 請求項1記載の自動モード選択回路。

【請求項6】 前記基準電圧検出手段は、

前記基準電圧パッド及び基準電圧発生手段が連結される ノードと電源電圧の間に連結され、前記スイッチィング 50

手段と前記パワー オン検出手段からの信号により制御されるPMOSトランジスタと、

前記ノードと前記比較手段の間に連結されゲートに電源電圧が印加される第1NMOSトランジスタと、前記比較手段と接地電位の間に連結されゲートに基準電圧検出手段からの信号が印加される第2のNMOSトランジスタとを含むことを特徴とする請求項1記載の自動モード選択回路。

【請求項7】 前記比較手段は、

2 V c c / 3 レベルの電位と基準電圧パッドからの電位 を比較して出力するためのものを特徴とする請求項1記 載の自動モード選択回路。

【請求項8】 前記比較手段は、

内部基準電位と基準電圧検出手段で検出された電位を比較して出力するためのものを特徴とする請求項1記載の 自動モード選択回路。

【請求項9】 前記スイッチィング手段と内部基準電圧 発生手段の間に接続され、前記スイッチィング手段によ りスイッチィングされた信号と入力信号を比較して出力 するための入力バッファを追加して含むことを特徴とす る請求項1記載の自動モード選択回路。

【請求項10】 LVTTL及び高速 I/Oインタフェースを選択するための出力端子を備えた自動モード選択 回路において、

外部基準電位を供給する基準電圧パッドと、

内部基準電位発生手段と、

パワー オン瞬間を感知して一定時間の間、パルスを生成するパワー オン検出手段と、

前記基準電圧パッド及び前記スイッチィング手段の間に 0 接続され、前記基準電位 (Vrof)を検出するための 基準電圧検出手段と、

前記パワー オン検出手段からの信号と前記出力端子を 介して出力される信号に応じ、前記基準電圧パッドと前 記内部基準電圧発生機をスイッチィングするための第 1、第2スイッチィング手段と、

前記基準電圧パッドと前記スイッチィング手段の間に接 続され基準電圧(Vref)を検出するための基準電圧 検出手段と、

前記スイッチィング手段が一時的にオフされる時、前記 基準電圧検出手段からの出力電圧と内部基準電圧を比較 増幅するための比較手段と、

前記比較手段からの出力電圧をラッチング(1atch ing)し、前記出力端子で出力するためのラッチ手段 とを備えることを特徴とする自動モード選択回路。

【請求項11】 前記パワー オン検出手段は、

モード レジスト セット信号が入力されるインパータと、

前記インバータを介して出力される信号とパワーアップ 信号を入力されパワーオン検出信号を出力するためのラ ッチ手段と、

2

前記ラッチ手段からのパワー オン検出信号とLVTT Lからの信号により第1スイッチィング信号を発生する第1スイッチィング信号発生部と、第2スイッチィング信号を発生する第2スイッチィング信号発生手段とを含むことを特徴とする請求項10記載の自動モード選択回路。

【発明の詳細な説明】

【産業上の利用分野】本発明は半導体素子の自動モード選択回路に関し、特にLVTTL(LowVoltage Transistor Transistor L 10 ogic)及び高速 I/Oインタフェース(High speed I/O interface)の二つのモードをチップ内で自動的に選択することができるようにした自動モード選択回路に関する。

【従来の技術】最近、半導体メモリ装置に用いるTTL 又は、LVTTLと、I/Oインタフェースの新しい形 態である高速入出力インタフェースを設計する際、be nding/metal optionで設計してきた が、これは二つの種類で設計をしなければならない欠点 があったが、これを解消するため前記二つのモードを半 20 導体チップ内で自動的に選択することができる自動モー ド選択技術(auto-mode selector schemo)が開発されてきた。図1は、LVTTL と高速 [/ O インタフェースの電位レベルを比較した図 であり、図2及び図3は、それぞれ前記LVTTL及び 高速 1/○インタフェースに対する回路の一例を、図4 はLVTTL及び高速1/Oインタフェースの出力波形 図を示した図面である。図2のLVTTLは、データ出 カバッファ(101)と比較器(102)及びこれ等の 間に形成される寄生キャパシタンス(С1)で構成され る。前記データ出力バッファ(101)は電源電圧(V dd)及びノード(N1)の間に接続されたPMOSト ランジスタ(Q1)と、前記ノード(N1)及び接地電 圧(Vss)の間に接続されたNMOSトランジスタ (Q2)で構成される。前記比較器(102)はデータ 出力バッファ(101)で出力された電位が2.4Vに 至る時には'ロジック ハイ'と認識し、0.4Vに至 る時には'ロジック ロー'と認識する。前記図3の高 速入/出力インタフェースはデータ出力バッファ (10 3)と、比較器(104)と、ターミネーション電圧 (Vtt) 及びターミネーション抵抗(Rt)で構成さ れる。前記ターミネーション抵抗(Rt)により前記出 カバッファの出力は制限された電圧スイング(limi ted voltage swing)をすることにな り、これによって速やかな演算を行うことができる。こ れを図4の高速入出力インタフェース及びLVTTLの 出力波形図を参照して説明する。図4でaとeはそれぞ れ高速入出力インタフェースとLVTTLのハイ論理時 点を示し、bとfはそれぞれハイ論理認識時点を、cと gはそれぞれロー論理時点を、dとbはそれぞれロー論

4

理認識時点を示す。この出力波形図を介して高速1/〇 インタフェースは制限された電圧スイング(1imit edvoltage swing)のためLVTTLよ り一層速やかな演算ができることが判った。図5は、従 来の自動モード選択回路の一例を示した回路図で、ノー ド(N4)及びノード(N5)の間に接続されゲートに 前記ノード(N5)が連結されたPMOSトランジスタ (Q5) と、前記ノード(N4) 及びノード(N6) の 間に接続されゲートに前記ノード(N5)が連結された PMOSトランジスタ(Q6)と、前記ノード(N5) 及び接地電位(Vss)に接続されたノード(N7)の 間に接続されゲートに2 V c c / 3 電位発生機が連結さ れるNMOSトラジスタ(Q7)と、前記ノード(N 6) 及び前記ノード(N7)の間に接続されゲートにノ ード(N8)が連結されるNMOSトランジスタ(Q 8) と、電源電位 (Vcc) 及び前記ノード (N8) の 間に接続されゲートに接地電位(Vss)が印加される PMOSトラジスタ(Q9)と、前記ノード(N8)で 基準電位 (Vref)を印加するための基準電位パッド (202) と、前記ノード(N6) 及びノード(N9) の間に接続されたインバータ(С1)で構成される。図 6は、従来の入力バッファを示した回路図で、ノード (N10) 及びノード(N11) の間に接続されゲート に前記ノード(N10)が連結されたPMOSトランジ スタ(Q10)と、前記ノード(N10)及びノード (N14)の間に接続されゲートが前記ノード(N1 に連結されたPMOSトランジスタ(Q11)と、 前記ノード(N11)及びノード(N12)の間に接続 されゲートにチップ内部で発生させた基準電位(Vre int)が印加されるNMOSトランジスタ(Q1 2) と、前記ノード(N12)及び接地電位(Vss) の間に接続されゲートにLVTTLが印加されるNMO Sトランジスタ(Q13)と、前記ノード(N11)及 びノード(N13)の間に接続されゲートに基準電位 (Vref)が印加されるNMOSトランジスタ(Q1 4) と、前記ノード(N 1 3) 及び接地電位(V s s) の間に接続されゲートに高速 [/ 〇 インタフェースが連 結されるNMOSトランジスタ(Q15)と、前記ノー ド(N14)及びノード(N15)の間に接続されゲー トに入力信号(in)が印加されるNMOSトランジス タ(Q16)と、前記ノード(N15)及び接地電位 (V s s) の間に接続されゲートに高速 I ∕ O インタフ ェースが連結されるNMOSトランジスタ(Q17) と、前記ノード(N14)及びノード(N16)の間に 接続されゲートに入力信号(in)が印加されるNMO Sトランジスタ(Q18)と、前記ノード(N16)及 び接地電位(Vss)の間に接続されゲートにLVTT Lが印加されるNMOSトランジスタ(Q19)で構成 される。図5で、PMOSトランジスタ(Q5、Q6)

50 及びNMOSトランジスタ(Q7、Q8)で構成される

20

比較器(201)は、前記NMOSトランジスタ(Q7 及びQ8)のゲートでそれぞれ入力されるチップ内部の 電圧発生機からの出力(2 V c c/3)及び基準電位 (Vref)を比較増幅してノード(N6)に出力す る。高速 I / O インタフェースの場合は外部基準電圧パ ッドから供給される基準電位(Vref)を用いるた め、基準電位(Vref)を作る手段が不要になる。従 って、前記基準電位(Vref)は反電位(Vcc/ 2)になり高速入出力インタフェースがハイになる。一 方、LVTTLの場合は基準電位が供給されない状態の 10 ため、PMOSトランジスタ(Q9)により電源電位 (Vcc)が供給されLVTTLがハイになる。図6の 従来の入力バッファで、図5の自動モード選択機がLV TTLを選択する場合には前記NMOSトランジスタ (Q12、Q13)を利用し内部基準電位(Vref int)を用い、高速 I/Oインタフェースを選択する 場合には前記NMOSトランジスタ(Q14、Q15) を利用し基準電位 (Vrof) を用いる。一方、前記自 動モード選択回路の出力はデータ出力バッファ等にも用

【発明が解決しようとする課題】前記従来の自動モード 選択回路は次のような問題点を有している。一番目に、 2Vcc/3電位発生用の発生機(generato r) が必要であり、二番目に、図6の入力バッファのよ うにLVTTL/高速 1/0インタフェースをスイッチ ィング(switching)するための手段が必要の ため、回路が複雑になり速度が低減され、三番目に、自 動モード選択機が高速1/0インタフェースを選択する 場合には、PMOSトランジスタ(Q9)を介してノー ド(N8)で電源電位(Vcc)が印加されるので、基 準電位発生機(202)側にカレント パス(curr ent path)が形成されることになる。従って、 本発明の目的は、前記した問題点を解消し、LVTTL 及び高速I/Oインタフェースの二つのモードをチップ 内で自動的に選択することができる自動モード選択回路 を提供するためのものである。

【課題を解決するための手段】前記目的達成のための本 発明の自動モード選択回路の第1特徴は、外部基準電圧 を供給する基準電圧パッドと、内部基準電位発生回路 と、パワー オン瞬間を感知して一定時間の間、パルス を生成するパワー オン検出手段と、前記パワー オン 検出手段からの信号に応じ、前記基準電圧バッドと前記 内部基準電圧発生機をスイッチィングするためのスイッ チィング手段と、前記基準電圧パッドと前記スイッチィ ング手段の間に接続され基準電圧(Vref)を検出す るための基準電圧検出手段と、前記スイッチィング手段 が一時的にオフされる時、前記基準電圧検出手段からの 出力電圧と内部基準電圧を比較増幅するための比較手段 と、前記比較手段からの出力電圧をラッチング(1 a t ching)して出力端子で出力するためのラッチ手段 50 データ出力バッファ等必要な所に用いられる。一方、同

6

に構成される。本発明の自動モード選択回路の第2特徴 は、LVTTL及びハイ スピード入/出力インタフェ ース(高速 I/Oインタフェース)を選択するための出 力端子を備えた自動モード選択回路において、外部基準 電位を発生する基準電圧パッドと、内部基準電位発生手 段と、パワー「オン瞬間を感知して一定時間の間、パル スを生成するパワー
オン検出手段と、前記基準電圧パ ッド及び前記スイッチィング手段の間に接続され、前記 基準電位(Vref)を検出するための基準電圧検出手 段と、前記パワー オン検出手段からの信号と前記出力 端子を介して出力される信号に応じ、前記基準電圧パッ ドと前記内部基準電圧発生機をスイッチィングするため の第1、第2スイッチィング手段と、前記基準電圧パッ ドと前記スイッチィング手段の間に接続され、基準電圧 (Vref)を検出するための基準電圧検出手段と、前 記スイッチィング手段が一時的にオフされる時、前記基 準電圧検出手段からの出力電圧と内部基準電圧を比較増 幅するための比較手段と、前記比較手段からの出力電圧 をラッチング(1atching)し、前記出力端子で 出力するためのラッチ手段で構成される。上述した目的 及び其の他の目的と本発明の特徴及び利点は、添付図面 と関連した次の詳細な説明を介して一層明らかになる。 【実施例】図7は本発明による自動モード選択回路の第 1実施例であり、外部基準電圧パッド(externa reference voltage pad) (300)と内部基準電圧発生機(internal reference voltage generat or) (330) の間にスイッチィング手段(310) が連結される。前記スイッチィング手段(310)には パワー オン瞬間を感知して一定時間の間、パルスを作 るパワー オン検出器(340)が連結され、この検出 器を介して出力される信号はスイッチ(310)を動作 させ基準電圧パッド (300) と内部基準電圧発生機 (320)を一時的にオフさせる。前記外部基準電圧パ ッド(300)と前記スイッチィング手段(310)の 間には、基準電圧検出器(330)が連結され外部基準 電圧パッド(300)と連結されているか(即ち、高速 入出力インタフェース状態であるか)、連結されていな いか(即ち、LVTTL状態であるか)を検出する。前 記基準電圧検出器(300)から出力される電位と内部 基準電圧発生機(320)からの電位を入力とし、パワ ー オン検出器(340)からの出力信号により制御を 受ける比較器(350)が連結される。前記比較器(2 50)の出力端にはラッチ回路(360)が連結され る。前記ラッチ回路(360)を介して出力が発生され るとスイッチ手段(310)は基準電圧パッド(30 0)と内部基準電圧発生機(320)を連結してノード (N11)の電位を入力バッファの入力に用い、LVT TLと高速入出力インタフェースを区分する出力信号は

期式ディーラム (synchronous DRAM) 等においてはパワーをつけた後にチップ内の状態、即 ち、バスト大きさ(Burst length)やカス (CAS)信号の遅延時間状態等を規定するためのモー ド レジスト セット (mode register set)動作が行われなければならない。図8は、図7 のパワー オン検出器(340)の回路図であり、モー ド レジスト セット信号 (mode registe r set signal:mregst)を入力する ノード(N25)とノード(N26)の間に接続された 10 インバータ(G2)と前記ノード(N26、N27)及 びノード(N28)の間に接続されたラッチ回路部(3 41)と、パワー オン検出信号(pwron de t)が出力されるノード(N28)とノード(N29) の間に直列接続されたインバータ(G5乃至G9)と、 前記ノード(N28)及びノード(N29)上の信号を 入力して論理組合せた信号をノード(N30)で出力す るNANDゲート(G10)と、前記ノード(N30) に連結されたインバータ(G11)でなる遅延回路(3 24)で構成される。前記インバータ(G11)を介し て出力される信号はスイッチィング回路(310)に入 力される。図9は、図3のスイッチィング手段(31 0)と基準電圧検出器(330)を示したもので、基準 電圧検出器(330)は電源電圧(Vcc)とノード (N21)の間に接続されゲートにノード(N32)が 連結されたPMOSトランジスタ(Q20)で構成さ れ、前期スイッチィング回路(310)はノード(N3 1)とパワー オン検出器(340)からの信号が入力 されるノード(N31)の間に接続され、外部基準電圧 パッドが連結された前記ノード(N21)及び前記内部 基準電圧発生機が連結されたノード(N41)上の電位 をスイッチィングする伝達トランジスタ(Q21)で構 成される。図10は、基準電圧検出器の他の例を示した もので、前記基準電圧検出器(330′)は基準電圧パ ッド(300)が連結されるノード(N21)と比較器 (350)が連結されるノード(N51)の間に接続さ れゲートに電源電圧(Vcc)が連結されるNMOSト ランジスタ(Q23)と、前記ノード(N51)と接地 電位(Vss)の間に連結されゲートにパワー オン検 出器(340)と連結されたノード(N31)と接続さ れたNMOSトランジスタ(Q24)と、電源電圧(V cc)とノード(N21)の間に接続されゲートにスイ ッチィング手段(310)と反転器(C12)を介して 出力される信号が供給PMOSトランジスタ(Q22) で構成される。図11は、図7の比較器(350)とラ ッチ回路(360)を示した図面であり、比較器(35 0)はノード(N58)及びノード(N59)の間に接 続されゲートにノード (N51) が連結されたPMOS トラジスタ(Q25)と、前記ノード(N58)及びノ ード(N59)の間に接続されゲートに前記ノード(N

8 59)が連結されたPMOSトランジスタ(Q26) と、前記ノード(N59)及びノード(N60)の間に 接続されゲートに2 V c c / 3電位発生機が連結される NMOSトランジスタ(Q29)と、前記ノード(N5 8)及びノード(N61)の間に接続されゲートが前記 ノード(N59)に連結されたPMOSトランジスタ (Q27)と、前記ノード(N58)及びノード(N6 1)の間に接続されゲートに前記ノード(N51)が連 結されたPMOSトランジスタ(Q28)と、前記ノー ド(N61)及び前記ノード(N60)の間に接続され ゲートに外部基準電圧パッドが連結されるNMOSトラ ンジスタ(Q30)と、前記ノード(N60)及び接地 電圧(Vss)の間に接続されゲートに前記ノード(N 51)が連結されたNMOSトランジスタ(Q31)で 構成され、前記ラッチ回路(360)は前記ノード(N 61)の電位をラッチしてLVTTLと連結されたノー ド(N62)で出力するための二つのNANDゲート (G13、G14)と、前記ノード(N62)及び高速 I/Oインタフェースに連結されたノード(N71)の 間に接続されたインバータ(G15)で構成される。図 12は、比較器の他の例を示したもので、NMOSトラ ンジスタ(Q29)とPMOSトランジスタ(Q30) のゲートにそれぞれ内部基準電圧発生機からの電位(V ref)と、基準電圧検出器からの電圧(Vd)が入力 されることを除いては図11の比較器とその構成が同様 である。図13は、本発明の自動モード選択と共に用い られる入力バッファの回路図であり、ノード(N42) 及びノード(N43)の間に接続されゲートが前記ノー ド(N43)に連結されたPMOSトランジスタ(Q3 2) と、前記ノード(N43)及び接地電位に連結され たノード(N45)の間に接続されゲートに前記ノード (N41)が連結されたNMOSトランジスタ(Q3) 4) と、前記ノード (N42) 及び出力端子 (out) が連結されるノード(N44)の間に接続されゲートに 前記ノード(N43)が連結されたPMOSトランジス タ(Q33)と、前記ノード(N44)及び前記ノード (N 4 5) の間に接続されゲートに入力信号(i n) が 印加されるNMOSトランジスタ(Q35)で構成され る。この入力バッファは前記ノード(N41)の電位及 び入力信号(in)を比較増幅して前記ノード(N4 4) に出力するためのものである。図8で、モードレ ジスト セット信号 (mregst) がローからハイに 入力されパワー アップ信号が (pwrup) ハイに入 力されると、前記ラッチ回路部(340)により前記ノ ード(N28)でパワー オン検出信号(pwron_ det)がハイに出力され、この信号は前記インバータ

(G5及びG10)により一定時間の間、遅延されたパ

ルスの幅ほどのエッジ信号をハイに出力して前記スイッ

(N31)を介して入力されるパワー オン検出器(3

チィング回路(310)に入力する。図9で、ノード

10

と、前記比較器(460)からの出力電圧をラッチング (latching)して出力端子と連結されたノード (N63)で出力するラッチ回路(470)で構成され る。図16は、図15に用いられるパワー オン検出器 を示した回路図であり、モード レジスタ セット信号 (mregst)を入力するノード(N80)とノード (N81)の間に接続されたインバータ(G16)と、 パワーアップ(power‐up)信号を入力するノー ド(N82)と反転されたモード レジスタセット信号 が入力されるノード(N81)及びパワー オン検出信 号(pwron_det)を出力するノード(N83) の間に接続されたラッチ(480)と、前記ノード(N 83)及びノード(N84)の間に直列接続されたイン バータ(G19乃至G21)と、前記ノード(N83) 及び前記ノード(N84)を入力して論理組合わされた 信号をノード(N85)で出力するNANDゲート(G 22) と、前記ノード (N85) 及びノード (N86) の間に接続されたインバータ(G23)と、前記ノード (N86)及びノード(N87)上の信号を入力して論 理組合わされた信号をノード(N88)で出力するNA NDゲート(G24)と、前記ノード(N87)及びノ ード(N89)の間に接続されたインバータ(G27) と、前記ノード(N88、N89)及び第1スイッチ信 号を出力するノード(N59)の間に接続されラッチ回 路を構成するNANDゲート(G25、G26)と、前 記ノード(N89)及びノード(N90)の間に接続さ れたインバータ(G28)と、前記ノード(N89、N 90)及び第2スイッチ信号を出力するノード(N6 の間に接続されラッチ回路を構成するNANDゲー ト(G29、G30)で構成される。本発明の第2実施 例による図15の自動モード選択回路で、パワー オン 検出器(450)がパワー オン瞬間を検出して第1ス イッチ手段(420)及び第2スイッチ手段(430) にスイッチィング信号を伝達すると、第1スイッチ(4) 20)及び第2スイッチ(430)により前記伝達トラ ンジスタ(Q41)はターンオフ、前記電圧トランジス タ(Q42)はターンオンされる。前記伝達トラジスタ (Q41)がターンオンされ、前記伝達トランジスタ (Q42)がターンオフされる場合は第1、第2スイッ チの間のノード(N53)に連結される入力バッファの 基準電位として外部基準電位を用いる高速入出力インタ フェースの場合となる。反面、前記伝達トランジスタ (Q41)がターンオフされ、伝達トランジスタ(Q4 2) がターンオンされる場合は前記入力バッファの基準 電位として内部基準電位を用いるLVTTLの場合にな る。図17は、図15及び図16に表示された信号の波 形を示した波形図である。上述したように、本発明の自 動モード選択機はパワー オン初期状態での基準電圧状 態を検出し、その結果を高速1/〇インタフェースとし 50 VTTLを区分するための所(例、データ出力バッフ

40)からの'ハイ論理'スイッチ信号(swite h)は、前記伝達トランジスタ(Q21)を図8に示し たようにインバータ(G5及びG9)で遅延されたほど のハイ論理区間の間ターンオフさせ(図14参照)、前 記PMOSトランジスタ(Q20)を前記ノード(N2 1)で出力電圧(Vd)が供給されるようになる。図1 1を参照すると、図9の基準電圧検出器(330)から の出力電圧が比較器(350)で2 V c c/3 基準電圧 発生機で発生した基準電圧と比較されその結果がラッチ 回路(360)に出力された時、前記比較器(350) はパワー オン検出器(350)からのスイッチィング 信号により制御される。さらに図9を参照すると、スイ ッチィング信号がハイ論理からロー論理に変ると伝達ト ランジスタ(Q21)がターンオンされ、PMOSトラ ンジスタ(Q20)がターン オフされて基準電圧パッ ド(300)と内部基準電圧発生機(320)が連結さ れ、外部基準電圧パッドの電位が入力バッファの基準電 圧に用いられるようになる。図10の基準電圧検出器 (330¹)の場合、ノード(N31)上の信号が¹ハ イ論理'信号である時には図9の伝達トランジスタ(Q 21)がターンオフされ、PMOSトランジスタ(Q2 0)がターンオンされるので電源電圧がノード(N2 1)を介してNMOSトランジスタ(Q23)により比 較器(350)に伝達されることになる。図12を参照 すると、図10の基準電圧検出器(330′)からの出 力電圧(Vd)が比較器で内部基準電圧(Vref)と 比較されその結果がラッチ回路に出力される。この際、 前記比較器はパワー オン検出器からのスイッチィング 信号により制御される。図14は、本発明の第1実施例 による自動モード選択回路の各部分での出力波形図であ る。図15は、本発明の第2実施例による自動モード選 択回路図で、ノード(N52)で基準電圧(Vref) を印加する基準電圧パッド(400)と、ノード(N6 4) で基準電圧 (Vref int) を印加するチップ 内部の基準電圧発生手段(410)と、ノード(N5 2)及びノード(N54)の間に直列に接続され前記ノ ード(N52)又は、ノード(N54)上の信号を入力 バッファに伝達するための伝達トランジスタ(Q41、 Q42)と、パワー オン瞬間を感知して一定周期のパ ルスをノード(N59)及びノード(N60)で出力す るパワーオン検出器(450)と、前記ノード(N5 7)と前記ノード(N59、N63)の間及びノード (N58) とノード(N63) の間にそれぞれ接続さ れ、前記パワー オン検出手段(450)からの制御信 号により出力信号を発生する第1及び第2スイッチ(4 20、430) と、前記ノード(N52) 及びノード (N61)の間に接続され基準電圧 (Vref)を検出 するための基準電圧検出器(440)と、前記基準電圧 検出器(440)からの出力電圧と内部基準電圧(Vr e f _ i n t) を比較増幅するための比較器 (460)

ァ)に用い、検出が完了された後に基準電圧パッド(3 00)と内部基準電圧発生機(320)をスイッチ手段 を介して連結することにより入力バッファ等にも使用を 可能にする。また、本発明の自動モード選択機による と、高速 I / O インタフェースの場合には基準電圧パッ ドからの電位レベルが伝達され、LVTTLの場合には 内部基準電圧発生機からの電位レベルが伝達されて高速 I/OインタフェースとLVTTLをスイッチィングす るための別途の手段が不要になる。また、PMOSトラ 1) がターンオフされた期間の間のみターンオンされる ので、自動モード選択機が前記高速 1/0インタフェー スを選択する場合にも図2AのPMOSトランジスタ (Q9)とは別に、前記PMOSトランジスタ(Q2) 0、Q22)から前記基準電圧パッド (Vref PA D) でカレント バスが形成されない。一方、図12の 比較器(350)の場合、一方の入力で内部基準電圧 (Vref_int)を用いるので、2Vcc/3発生 機等のような別途の電圧発生機をなくすことができる。 即ち、図10のPMOSトランジスタ(Q22)をNM 20 OSトランジスタ(Q23/Q2) に比べてロー イン ピーダンスにし、Q23:Q24=R:3R(R:抵 抗)にすると、高速 I/Oインタフェースの場合は、V $d-3Vref/4-3/4\times(Vcc/2)=3Vc$ c/8になり、LVTTLの場合はVd-3Vcc/4 (6Vcc/8)なので、Vref_int=Vcc/ 2と比較されて(4 V c c / 8) 高速 I / O インタフェ ースとLVTTLを区別することができる。

【効果】以上で説明した本発明の自動モード選択回路を 半導体素子の内部に実現することになると、LVTTL 及び高速 I/Oインタフェースの二つのモードをチップ 内で自動的に選択することができて、回路に占める面積 を減少させただけでなく動作速度を向上させる効果を有 する。本発明の好ましい実施例等は例示の目的のため開 発されたものであり、当業者であれば添付の特許請求範* * 囲に開示された本発明の思想と範囲を介して各種修正、 変更、代替及び付加が可能であろう。

12

【図面の簡単な説明】

図1は、LVTTL及び高速1/0インタフェースに対 する電位レベル比較図表。図2は、LVTTLの一例を 示した回路図。図3は、高速1/0インタフェースの一 例を示した回路図。図4は、LVTTL及び高速I/O インタフェースの出力波形図。図5は、従来の自動モー ド選択機を示した回路図。図6は、従来の入力バッファ ンジスタ(Q20、Q22)は伝達トランジスタ(Q2 10 を示した回路図。図7は、本発明の第1実施例による自 動モード選択機のブロック図。図8は、第1実施例に用 いられたパワー オン検出器の回路図。図9は、第1実 施例に用いられた基準電圧検出器とスイッチの回路図。 図10は、第1実施例に用いられた他の基準電圧検出器 とスイッチ回路図。図11は、第1実施例に用いられた 比較器及びラッチ回路の回路図。図12は、第1実施例 に用いられた他の比較器の回路図。図13は、第1実施 例に用いられる入力バッファの回路図。図14は、本発 明の第1実施例に伴う自動モード選択機の各部分で出力 される信号の出力波形図。図15は、本発明の第2実施 例に伴う自動モード選択機のブロック図。図16は、第 2実施例に用いられたパワー オン検出器の回路図。図 17は、本発明の第2実施例に伴う信号の自動モード選 択機の各部分で出力される信号の出力波形図。

【符号の名称】

101、103・・・データ出力バッファ

102、104、201、440・・・比較器

202、300、400・・・基準電位パッド

310、420、430・・・スイッチ

320、410 · · · 内部基準電位発生機


330、330′、440・・・基準電圧検出器

340、450・・・パワー オン検出器。

360、470・・・ラッチ回路

402 · · · 遅延回路

【図3】




【図1】

1		
	LVITL	Righ speed [/C interlace 高速 1/0 1/9/12-12
2p/v	3.3¥	3.37
Vddq		> e . :
松裕 象压		1.54
Vref		1 . 5 V
Fra/Fre	2,04/0,8V	Vref+200my/Vref-200mV
1,017 500	2.4470.44	Vre£+400mV/Vref-400mV


[] []

【図2】

[图2]




【図6】




【図8】

[[88]]




【図4】




[图4]

【図5】




(S)

【図7】




[[3]]






o: 図

[図10]




[6] 遠


[図11]




【図12】




【図13】




【図14】




【図16】



【図17】



[図15]



[图图]